IP Cores(CPU) - メーカー・企業と製品の一覧

IP Coresの製品一覧

1～8 件を表示 ／ 全 8 件

表示件数
TOE1G-IP core for FPGA

TOE1G-IP core for FPGA

TCP/IP communication functionality can be implemented with pure hardware logic without a CPU!

The TCP Offloading Engine IP Core (TOE1G-IP) is a groundbreaking solution that enables the implementation of complex TCP transmission and reception processes, which traditionally required expensive high-end CPUs, using only pure hardware logic without a CPU. It comes with a reference design compatible with Xilinx/Altera FPGAs as a standard attachment to the core product, which can help shorten product development time.

  • others

ブックマークに追加いたしました

ブックマーク一覧

ブックマークを削除いたしました

ブックマーク一覧

これ以上ブックマークできません

会員登録すると、ブックマークできる件数が増えて、ラベルをつけて整理することもできます

無料会員登録
TOE100G-IP core for FPGA

TOE100G-IP core for FPGA

Achieving 100G TCP/IP communication functionality with pure hardware logic without CPU!

The 100GbE TCP Offloading Engine IP Core (TOE100G-IP) is a groundbreaking solution that enables the complex TCP transmission and reception processes, which traditionally required expensive high-end CPUs, to be implemented solely with pure hardware logic without a CPU. It comes standard with a reference design compatible with Xilinx/Intel FPGAs, which can help shorten product development time.

  • others

ブックマークに追加いたしました

ブックマーク一覧

ブックマークを削除いたしました

ブックマーク一覧

これ以上ブックマークできません

会員登録すると、ブックマークできる件数が増えて、ラベルをつけて整理することもできます

無料会員登録
TOE10G-IP core for FPGA

TOE10G-IP core for FPGA

Achieving 10 times faster 10GbE TCP/IP communication functionality with pure hardware logic without CPU!

The 10GbE TCP Offloading Engine IP Core (TOE10G-IP) is a groundbreaking solution that enables the complex TCP transmission and reception processes, which traditionally required expensive high-end CPUs, to be implemented solely with pure hardware logic without a CPU. It comes standard with a reference design compatible with Xilinx/Intel FPGAs, which can help shorten product development time.

  • others

ブックマークに追加いたしました

ブックマーク一覧

ブックマークを削除いたしました

ブックマーク一覧

これ以上ブックマークできません

会員登録すると、ブックマークできる件数が増えて、ラベルをつけて整理することもできます

無料会員登録
TOE 40G IP core for FPGA

TOE 40G IP core for FPGA

Achieved 40 times speed 10GbE TCP/IP communication function with pure hardware logic without CPU!

The 40GbE TCP Offloading Engine IP Core (TOE40G-IP) is a groundbreaking solution that enables the complex TCP transmission and reception processes, which traditionally required expensive high-end CPUs, to be implemented solely with pure hardware logic without a CPU. It comes standard with a reference design compatible with Xilinx/Intel FPGAs, which can help shorten product development time.

  • others

ブックマークに追加いたしました

ブックマーク一覧

ブックマークを削除いたしました

ブックマーク一覧

これ以上ブックマークできません

会員登録すると、ブックマークできる件数が増えて、ラベルをつけて整理することもできます

無料会員登録
NVMe IP core for FPGA

NVMe IP core for FPGA

Supports PCIe Gen4 SSD, no external memory required, 2ch RAID0, compatible with random access.

The NVMe IP core is an IP core that interfaces next-generation storage PCIe SSDs, which serve as a replacement for SATA SSDs, with FPGAs without the need for a CPU or external memory. A reference design that operates on various Xilinx/Intel FPGA evaluation boards is included as standard, allowing development to start based on this reference design, enabling rapid product development. This NVMe IP core maximizes the performance of NVMe PCIe SSDs, achieving high-speed transfers of over 3300MB/s (evaluated with KCU105 and Samsung 970 Pro). Limited-time bit/sof files for various Xilinx/Intel FPGA boards are available, allowing performance evaluation on actual hardware before purchase.

  • others

ブックマークに追加いたしました

ブックマーク一覧

ブックマークを削除いたしました

ブックマーク一覧

これ以上ブックマークできません

会員登録すると、ブックマークできる件数が増えて、ラベルをつけて整理することもできます

無料会員登録
25G TOE IP core for FPGA

25G TOE IP core for FPGA

Achieving 25G TCP/IP communication functionality with pure hardware logic without CPU!

The 25GbE TCP Offloading Engine IP Core (TOE25G-IP) is a groundbreaking solution that enables the complex TCP transmission and reception processes, which traditionally required expensive high-end CPUs, to be implemented solely with pure hardware logic without a CPU. It comes standard with a reference design compatible with Xilinx/Intel FPGAs, which can help shorten product development time. It provides a performance and bandwidth of 25G, which is 2.5 times that of the conventional 10G in a single channel. This significantly reduces power consumption and cost per gigabit.

  • others

ブックマークに追加いたしました

ブックマーク一覧

ブックマークを削除いたしました

ブックマーク一覧

これ以上ブックマークできません

会員登録すると、ブックマークできる件数が増えて、ラベルをつけて整理することもできます

無料会員登録
UDP 10G IP core for FPGA

UDP 10G IP core for FPGA

Achieving 10Gbps UDP communication functionality with pure hardware logic without CPU!

The 【UDP10G IP Core】 is a groundbreaking solution that allows UDP transmission and reception processing to be implemented solely with pure hardware logic, without the need for a CPU. It also supports high-speed simultaneous transmission and reception. This can help shorten the development time for network application products that require broadcasting and low latency. Additionally, we have prepared demo files for Xilinx/Intel FPGA evaluation boards, so you can evaluate and test this core on actual hardware before purchasing.

  • others

ブックマークに追加いたしました

ブックマーク一覧

ブックマークを削除いたしました

ブックマーク一覧

これ以上ブックマークできません

会員登録すると、ブックマークできる件数が増えて、ラベルをつけて整理することもできます

無料会員登録
SATA IP core for FPGA

SATA IP core for FPGA

High-performance, high-reliability IP core proven by NASA (National Aeronautics and Space Administration).

The Serial ATA (SATA) IP core complies with Serial ATA Revision 3.0 and is designed to operate on FPGA devices such as Xilinx UltraScale, 7 Series, and Intel 10 Series. This IP core provides only the link layer, but reference designs for the transport layer and physical layer are available, allowing connection to SATA3 hard disks without a PHY chip. This SATA IP core maximizes SSD performance, enabling high-speed transfers of over 500MB/s per channel. Limited-time evaluation demo files for various FPGA boards are prepared, allowing performance evaluation on actual devices before purchase. Additionally, the core product comes with reference designs that operate on various Xilinx/Intel FPGA evaluation boards as standard, allowing development to start based on this reference design, enabling rapid product development.

  • others

ブックマークに追加いたしました

ブックマーク一覧

ブックマークを削除いたしました

ブックマーク一覧

これ以上ブックマークできません

会員登録すると、ブックマークできる件数が増えて、ラベルをつけて整理することもできます

無料会員登録
COPYRIGHT © 2001-2025 IPROS CORPORATION ALL RIGHTS RESERVED.